1. TitleCS Amplifier, Differential Amplifier2. Category"CMOS", "VLSI", "LAYOUT" 3. Key ConceptsAnalog Circuit Layout 4. Contents  COMMON SOURCE AMPLIFIERAmplifer의 성능 척도로, Gain은 Output이 증폭되는 비율을 뜻한다.예를들어 Gain이 100dB라고 하면, 1이라는 값이 들어갔을 때 10^5(100 000)배만큼 증폭돼서 나온다. 만약 주파수가 증가한다면, Gain은salmon1113.tistory.com 증폭기 중 가장 기본이 되는 Common Source Amplifier의 Layout을 설계한다.두 입력 신호의 차이를 증폭하는 Differential Amplifi..

1. TitleAdder, Subtractor2. Category"CMOS", "VLSI", "LAYOUT" 3. Key ConceptsFull adder & Subtractor Combined by XOR Gate 4. Contents  4Bit Adder 회로는 두 4비트 숫자 A,B의 덧셈을 수행한다.첫 번째 비트의 연산은 Half Adder(HA)를 통해 수행되며, 이후 캐리가 생성된다다.두 번째 비트부터는 Full Adder(FA)가 캐리를 포함하여 각 비트를 계산한다.각 비트에서 생성된 캐리는 상위 비트로 전달되며 연쇄적으로 합산된다.최종 출력은 sum(3), sum(2), sum(1), sum(0), carry로 나타난다.  위 회로에서 XOR Gate를 추가하여 두 4비트 숫자 X, Y​의..

1. TitleMUX2. Category"CMOS", "VLSI", "LAYOUT" 3. Key ConceptsMUX with Logic Gate 4. Contents Logic Gate를 이용해 MUX를 구성하는 방법은 다음과 같다:각 입력 신호에 대해 선택 신호와 조합되는 AND 게이트를 사용해 특정 입력을 활성화한다.선택 신호의 반전 값은 NOT 게이트로 생성해 각 입력과 조합한다.모든 AND 게이트의 출력을 OR 게이트로 결합해 최종 출력 신호를 생성한다.예를 들어, 2:1 MUX에서는 출력이 아래와 같이 표현된다.* 1, 3에서 사용된 AND / OR Gate는 NAND / NOR Gate로 치환가능하다.   5. Schematic 6. Simulation 7. Layout 8. Layout V..

1. TitleMUX2. Category"CMOS", "VLSI", "LAYOUT" 3. Key ConceptsMUX with Switch 4. ContentsLogic Gate를 이용한 MUX는 명확한 디지털 논리식을 기반으로 설계되어 이해와 디버깅이 쉽다. 하지만, Transmission Gate (Switch 회로)를 사용하면 트랜스미션 게이트를 통해 신호를 직접 전달하므로, 논리 게이트 기반 설계에서 발생하는 불필요한 트랜지스터를 제거할 수 있다.즉, Truth Table을 만족하기 위해 Gate들이 조합되면서 선택 신호의 모든 경우에 대해 논리 (불필요한 논리)를 구성해야 하고 , 비효율적인 데이터 전달방식으로 인해 물리적으로 더 많은 트랜지스터가 필요한 것이다. Input이 늘어날수록 공통으로..

1. TitleNAND gate2. Category"CMOS", "VLSI", "LAYOUT" 3. Key ConceptsBasic Logic Gates in Layout 4. ContentsNAND / NORNMOS의 Width가 고정(1μ) 되어 있을 때, Input PMOS의 Width를 조정하는 방법을 보면 NAND Gate가 Area적인 면에서 선호되는 이유를 알 수 있다.2-input NAND GateNMOS: W/L=1μW/L = 1μW/L=1μ (고정)PMOS: W/L=4μW/L = 4μW/L=4μ2-input NOR GateNMOS: W/L=1μW/L = 1μW/L=1μ (고정)PMOS: W/L=8μW/L = 8μW/L=8μ이 차이는 Input이 늘어날 수록 더욱 벌어지게 된다.SWITC..