Inverter 설계 시, 회로가 올바른 동작을 하기 위해서는 충/방전 속도가 동일해야 한다.
따라서 저항이 PMOS와 NMOS 저항이 동일해야 하는데, 이동도(mobility) 부분에서 hole’s mobility가 electron’s mobility보다 대략 절반 정도이기 때문에 PMOS의 크기는 NMOS보다 2배 정도 크게 Layout을 만들어야 한다.
이는 Layout시, NOR보다 NAND가 선호되는 이유와도 연관된다.
5. Schematic
6. Simulation
Ideally, switching should occur at 0.5V, but the transition happens before this point because the PMOS width is too small ⇒ The PMOS width needs to be increased.
If the PMOS width is small, the NMOS driving capability becomes stronger under the same voltage conditions.
As a result, the switching point occurs at a voltage lower than half of the supply voltage (VDD).
Parametric Analysis를 통해 WIDTH값을 1u ~ 10u 범위에서 swing하면서 적절한 WIDTH 값을 찾을 수 있다
width 2u -> 2.91u 수정 후
7. Layout
INVERTER 5.84u㎡ (2.91um / 1um)
8. Layout Verification (Assura DRC, LVS)
INVERTER DRC CHECKINVERTER LVS CHECK
9. References
Include any relevant resources or links used for learning.
