How to Analyze Signal Behavior - 1. DC Test (Parametric Test)

2025. 6. 26. 09:52·PCB 이론/SI

우선 DC 테스트의 한 가지 예시를 살펴보자. 아래의 그래프는 가로축이 부하 전류(Load Current), 세로축이 단자 전압(Terminal Voltage)인 형태로, DC 동작 시 회로 또는 전원 소자의 특성을 보여준다.


이 그래프에서 이상적인 특성은 초록색 점선으로 그려져 있는데, 전류가 증가해도 전압이 일정하게 유지되는 형태를 갖는다. 이는 내부 저항이 거의 없고, 전원을 얼마나 끌어다 써도 출력 전압이 흔들리지 않는 이상적인 전원이라고 볼 수 있다.

반면, 실제 측정에서는 전류가 높아짐에 따라 출력 전압이 점점 감소하는 곡선이 나타나는데, 이는 전류 증가에 따른 전압 강하(voltage drop) 현상 때문이다. 특히 빨간색이나 파란색 곡선처럼 전압이 급격히 떨어지는 경우는 'BAD' 특성, 보라색 곡선처럼 완만하게 떨어지는 경우는 '그럭저럭 쓸 수 있는 상태'로 해석할 수 있다.


아마도 학부 시절 가장 익숙하게 접했을 MOSCAP의 C–V 커브와 MOSFET의 I–V 커브도, 본질적으로는 전압을 단계별로 걸어주고 그 순간의 C 또는 I 값을 읽어내는 과정을 반복한다는 점에서 전형적인 DC(Parametric) 테스트에 속한다.


MOSCAP C–V 커브의 경우, 수십에서 수백 킬로헤르츠 대역의 작은 AC 신호를 올려보내는 대신, 먼저 DC 바이어스를 저전압에서 고전압으로 서서히 스윕하며 그때그때 커패시턴스를 측정한다. 이렇게 얻은 곡선은 축적(accumulation), 고갈(depletion), 반전(inversion) 구간을 명확히 구분해 주고, Flat-band 전압(Vfb), 산화막 커패시턴스(Cox), 반도체 표면의 도핑 농도 프로파일 같은 공정·물리 파라미터를 역으로 추출할 수 있게 해 준다.


한편 MOSFET I–V 커브는 전송 특성과 출력 특성으로 나뉘어, 각각 VGS(게이트-소스 전압) 또는 VDS(드레인-소스 전압)를 단계별로 변화시키면서 흐르는 드레인 전류(ID)를 측정한다. 이 과정에서 임계 전압(Vth), 트랜스컨덕턴스(gm), RDS(on), 채널 길이 변조(Early effect) 등 디바이스의 핵심 특성을 획득할 수 있다.

결국 두 커브 모두 “어떤 DC 바이어스 조건 하에서 소자의 정적 전기적 파라미터가 어떻게 변하는지”를 정량적으로 분석하는 DC 테스트의 범주에 들어간다.


이처럼 DC 테스트는 Parameter를 변화시켜가며 출력이 얼마나 안정적인지를 확인하는 기본적인 수단이며, 단순하지만 회로의 건강 상태를 진단하는 데 아주 유용하다.

 

결론적으로 "DC 특성이 좋다"고 말하는 Device나 PCB는
이처럼 이상적인 DC 곡선을 보이는 회로를 뜻하는 것

'PCB 이론 > SI' 카테고리의 다른 글

How to Analyze Signal Behavior - 3. S-Parameter (Frequency Domain)  (0) 2025.06.26
How to Analyze Signal Behavior - 2. AC Test (Time Domain)  (0) 2025.06.26
How to Analyze Signal Behavior  (0) 2025.06.25
Understanding Signal - 4. Power / Voltage / Current  (0) 2025.06.20
Understanding Signal - 3. Square Wave Deep Dive  (0) 2025.06.19
'PCB 이론/SI' 카테고리의 다른 글
  • How to Analyze Signal Behavior - 3. S-Parameter (Frequency Domain)
  • How to Analyze Signal Behavior - 2. AC Test (Time Domain)
  • How to Analyze Signal Behavior
  • Understanding Signal - 4. Power / Voltage / Current
Dinoj
Dinoj
  • Dinoj
    AlOG
    Dinoj
  • 전체
    오늘
    어제
    • 분류 전체보기 (199) N
      • PCB 이론 (13)
        • PI (2)
        • SI (11)
      • 회로 이론 (63)
        • 기타 학습 (20)
        • UVM (Universal Verification.. (12)
        • AI HARDWARE (12)
        • COMPUTER VISION (18)
        • Python (Pytorch) (1)
      • PROJECTS (29)
        • AI 가속기 (10)
        • 영상 처리 (3)
        • UVM (Universal Verification.. (2)
        • CPU 설계 (5)
        • CMOS VLSI (2)
        • Verilog (2)
        • Firmware (2)
        • C 언어 (2)
        • 기타 프로젝트 (1)
      • Linux (18) N
        • Embedded Linux (Rpi) (7)
        • Petalinux (5) N
        • Linux 기초 (6)
      • AMBA BUS (16)
        • AXI BUS (5)
        • APB BUS (2)
        • Vitis (8)
      • AI SOC COURSE (53)
        • 영상 처리 (5)
        • SYSTEM VERILOG (CPU 설계) (20)
        • VERILOG 기초 (5)
        • CMOS VLSI (7)
        • FIRMWARE (9)
        • C PROGRAMMING (1)
        • Python (Keras) (6)
      • 코딩 지식 (5)
        • SYSTEM VERILOG (3)
        • TCL (2)
      • TISTORY (1)
  • 블로그 메뉴

    • 홈
    • 글쓰기
    • 관리
    • Info
  • 인기 글

  • 최근 댓글

  • 최근 글

  • hELLO· Designed By정상우.v4.10.3
Dinoj
How to Analyze Signal Behavior - 1. DC Test (Parametric Test)
상단으로

티스토리툴바